PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-084758

(43) Date of publication of application: 30.03.2001

(51)Int.CI.

G11C 11/155 G11C 11/15 H01F 10/06 H01L 27/10 H01L 43/08

(21)Application number : 11-264430

1430

(71)Applicant: FUJITSU LTD

(22)Date of filing:

17.09.1999


(72)Inventor: NAKAO HIROSHI


YAMASHITA YOSHIMI HORIGUCHI NAOTO

(54) FERROMAGNETIC TUNNEL JUNCTION RANDOM ACCESS MEMORY, SPIN VALVE RANDOM-ACCESS MEMORY, SINGLE FERROMAGNETIC FILM RANDOM-ACCESS MEMORY AND MEMORY CELL-ARRAY USING THEM

(57)Abstract:

PROBLEM TO BE SOLVED: To stably perform a write operation and a read operation by a method wherein a ferromagnetic layer which constitutes a ferromagnetic tunnel junction or a spin valve junction is formed annularly, so that the direction of magnetization of the ferromagnetic layer is not changed by a closure magnetic field even when a magnetic random-access memory is made fine. SOLUTION: A conductive plug 45 which is composed of a nonmagnetic metal is formed so as to pass a ferromagnetic layer 42, a tunnel insulating film 43 and a ferromagnetic layer 44. A first bit line BL1 is connected to one end of the conductive plug 45, and a word line WL is connected to the other end. When a write current is made to flow to the conductive plug 45 constituted in this manner, the ferromagnetic layer 42 can be magnetized in the righthanded direction or its reverse left-handed direction. Then, when an antiferromagnetic film pattern 46 out of those of the ferromagnetic layer 44 is carried by a part which is away from the conductive plug 45, the direction of the magnetization of the ferromagnetic layer 44 is pinned.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-84758

(P2001-84758A)

(43)公開日 平成13年3月30日(2001.3.30)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)		-ド(参考)	
G11C	11/155		G11C 1	1/155	A	A 5	E049	
	11/15		1	1/15		5	F083	
H01F	10/06		H01F 1	0/06				
H01L	27/10	451	H01L 2	7/10	451			
	43/08		4	43/08		Z		
			審査請求	未蘭求	請求項の数12	OL	(全 26 頁)	
(21)出願番号		特願平11-264430	(71)出願人	0000052	223			
				富士通	株式会社			
(22)出顧日		平成11年9月17日(1999.9.17)		神奈川	具川崎市中原区 上	-小田中	94丁目1番	
				1号				
			(72)発明者	中尾	宏			
				神奈川」	神奈川県川崎市中原区上小田中4丁目1番			
				1号 7	富士通株式会社内	4		
			(72)発明者	山下,	良美			
				神奈川	基川崎市中原区」	小田中	94丁目1番	
				1号 1	富士通株式会社内	4		
			(74)代理人	1000701	150			
				弁理士	伊東 忠彦			
			·				最終頁に続く	


(54) 【発明の名称】 強磁性トンネル接合ランダムアクセスメモリ、スピンパルプランダムアクセスメモリ、単一強磁 性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ

(57)【要約】

【課題】 微細化した場合でも安定に動作する磁気ランダムアクセスメモリを提供する。

【解決手段】 磁気ランダムアクセスメモリを、一対の 強磁性リングとその間に介在するトンネル絶縁膜あるい は非磁性導電膜により構成し、さらに一方の強磁性リン グ上に、回転対称軸から外して反強磁性膜パターンをピ ニング層として形成し、前記強磁性リングの磁化方向を ピニングする。 (A),(B)は、本発明の第1実施例による磁気 ランダムアクセスメモリの構成を示す図

40



【特許請求の範囲】

【請求項1】 第1の強磁性膜と、前記第1の強磁性膜 に隣接して形成され、固定された磁化を有する第2の強 磁性膜と、前記第1および第2の強磁性膜の間に挟持さ れたトンネル絶縁膜とよりなる強磁性トンネル接合構造

前記第1の強磁性膜と前記トンネル絶縁膜と前記第2の 強磁性膜とを、中心軸に沿って貫通する導電性プラグ Ł.

前記導電性プラグの第1の端部に接続された第1の選択 10 線と、

前記導電性プラグの第2の、反対側の端部に接続された 第2の選択線とを備え、

前記第1の磁性膜は、前記導電性プラグを囲むリング状 形状を有し、前記導電性プラグから絶縁されおり、

前記第1および第2の強磁性膜のいずれか一方は、その 一部に反強磁性膜バターンを担持することを特徴とする 強磁性トンネル接合ランダムアクセスメモリ。

【請求項2】 第1の強磁性膜と、前記第1の強磁性膜 に隣接して形成され、固定された磁化を有する第2の強 20 磁性膜と、前記第1および第2の強磁性膜の間に挟持さ れたトンネル絶縁膜とよりなる強磁性トンネル接合構造 ٤.

前記第1の強磁性膜と前記トンネル絶縁膜と前記第2の 強磁性膜とを、中心軸に沿って貫通する導電性プラグ ٤.

前記導電性プラグの第1の端部に接続された第1の選択 線と

前記導電性プラグの第2の、反対側の端部に接続された 第2の選択線とを備え、

前記第1の磁性膜は、前記導電性プラグを囲むリング状 形状を有し、前記導電性プラグから絶縁されおり、

前記第1および2の強磁性膜のうちの一方の強磁性膜 は、前記他方の強磁性膜よりも大きい保磁力を有すると とを特徴とする強磁性トンネル接合ランダムアクセスメ モリ。

【請求項3】 さらに前記第1の強磁性膜上には、前記 導電性プラグを避けて、第3の選択線が電気的に接続さ れることを特徴とする請求項1または2記載の強磁性ト ンネル接合ランダムアクセスメモリ。

【請求項4】 さらに、前記第2の強磁性膜上には、前 記導電性ブラグを避けて、第4の選択線が電気的に接続 されることを特徴とする請求項3記載の強磁性トンネル 接合ランダムアクセスメモリ。

【請求項5】 前記第2の選択線は、前記導電性ブラグ の前記第2の端部と前記第2の強磁性膜とを電気的に接 続する導体バターンよりなることを特徴とする請求項3 記載の強磁性トンネル接合ランダムアクセスメモリ。

【請求項6】 前記反強磁性膜パターンは、前記第1の

の強磁性膜に、前記反強磁性膜パターンを介して接続さ れることを特徴とする請求項5記載の強磁性トンネル接 合ランダムアクセスメモリ。

【請求項7】 第1の強磁性膜と、前記第1の強磁性膜 に隣接して形成された、固定された磁化を有する第2の 強磁性膜と、前記第1および第2の強磁性膜の間に挟持 された非磁性導電膜とよりなるスピンバルブ接合構造

前記スピンバルブ接合構造中を、前記第1の強磁性膜と 前記トンネル絶縁膜と前記第2の強磁性膜とを貫通し て、中心軸に沿って延在する導電性プラグと、

前記導電性プラグの第1の端部に接続された第1の選択

前記導電性ブラグの第2の、反対側の端部に接続された 第2の選択線と、

前記スピンバルブ接合構造の側壁面上の第1の位置に接 続された第3の選択線と、

前記スピンバルブ接合構造の前記側壁面上、前記第1の 位置に対向する第2の位置に接続された第4の選択線と を備え、

前記第1の磁性膜は、前記導電性プラグを囲むリング状 形状を有し、前記導電性プラグから絶縁されおり、

前記第1および第2の強磁性膜のいずれか―方は、その 一部に反強磁性膜パターンを担持することを特徴とする スピンバルブランダムアクセスメモリ。

【請求項8】 強磁性膜と、

前記強磁性膜の中央部を貫通する導電性ブラグと 前記導電性ブラグの第1の端部に接続された第1の選択 線と、

30 前記導電性プラグの第2の、反対側の端部に接続された 第2の選択線とよりなり、

前記強磁性膜は、前記導電性プラグを囲むリング状形状 を有し、前記導電性プラグから絶縁されていることを特 徴とする単一強磁性膜ランダムアクセスメモリ。

【請求項9】 各々が請求項5に記載した構成を有する 強磁性トンネル接合ランダムアクセスメモリよりなるメ モリセルを行列状に複数配列したメモリセルアレイにお いて、

前記メモリセルアレイ中において第1の方向に整列した 一群のメモリセルは、前記第1の選択線を、前記磁気メ 40 モリセルアレイ中を前記第1の方向に延在する第1の共 通選択線に接続され、前記第3の選択線を、前記メモリ セルアレイ中を前記第1の方向に、前記第1の共通選択 線に平行に延在する第2の共通選択線に接続され、

前記メモリセルアレイ中において第2の、異なった方向 に整列した一群のメモリセルは、前記第2の選択線を、 前記メモリセルアレイ中を前記第2の方向に延在する第 3の共通選択線に接続され、

各々のメモリセルは、前記第3の共通選択線と前記第2 強磁性膜上に担持され、前記第3の選択線は、前記第1 50 の選択線との間に挿入されたスイッチを含むことを特徴

とするメモリセルアレイ。

【請求項10】 各々が請求項4に記載した構成を有す る強磁性トンル接合ランダムアクセスメモリよりなるメ モリセルを行列状に複数配列したメモリセルアレイにお いて、

前記メモリセルアレイ中において第1の方向に整列した 一群のメモリセルは、前記第1および第3の選択線を、 前記磁気メモリセルアレイ中を前記第1の方向に延在す る第1の共通選択線に接続され、

前記メモリセルアレイ中において第2の、異なった方向 10 に整列した一群のメモリセルは、前記第2 および第4の 選択線を、前記メモリセルアレイ中を前記第2の方向に 延在する第2の共通選択線に接続され、

各々のメモリセルは、前記第2の共通選択線と前記第2 の選択線との間に挿入された第1のダイオードと、前記 第2の共通選択線と前記第4の選択線との間に挿入され た第2のダイオードとを含み、前記第1のダイオードと 前記第2のダイオードとは、異なった特性を有すること を特徴とするメモリセルアレイ。

【請求項11】 各々が請求項7に記載した構成を有す 20 るスピンバルブランダムアクセスメモリよりなるメモリ セルを行列状に複数配列したメモリセルアレイにおい

前記メモリセルアレイ中において第1の方向に整列した 一群のメモリセルは、前記第1および第3の選択線を、 前記磁気メモリセルアレイ中を前記第1の方向に延在す る第1の共通選択線に接続され、

前記メモリセルアレイ中において第2の、異なった方向 に整列した一群のメモリセルは、前記第2 および第4の 選択線を、前記メモリセルアレイ中を前記第2の方向に 30 延在する第2の共通選択線に接続され、

各々のメモリセルは、前記第2の共通選択線と前記第2 の選択線との間に挿入された第1のダイオードと、前記 第2の共通選択線と前記第4の選択線との間に挿入され た第2のダイオードとを含み、前記第1のダイオードと 前記第2のダイオードとは、異なった特性を有すること を特徴とするメモリセルアレイ。

【請求項12】 各々が請求項8に記載した磁気ランダ ムアクセスメモリを行列状に複数配列したメモリセルア レイにおいて、

前記メモリセルアレイ中において第1の方向に整列した 一群のメモリセルは、前記第1の選択線を、前記磁気メ モリセルアレイ中を前記第1の方向に延在する第1の共 通選択線に接続され、

前記メモリセルアレイ中において第2の、異なった方向 に整列した一群のメモリセルは、前記第2の選択線を、 前記メモリセルアレイ中を前記第2の方向に延在する第 2の共通選択線に接続され、

各々のメモリセルは、前記第2の共通選択線と前記第2

するメモリセルアレイ。 【発明の詳細な説明】 [0001]

【発明の属する技術分野】本発明は一般に磁気メモリに 係り、特に強磁性ランダムアクセスメモリおよびその製 造方法に関する。ランダムアクセスメモリは、コンピュ ータ等の情報処理装置において主記憶装置として不可欠 のものである。従来より、ランダムアクセスメモリはD RAM等の半導体記憶装置により構成されているが、磁 気抵抗を使った磁気ランダムアクセスメモリにより構成 することも可能である。磁気ランダムアクセスメモリ は、一対の強磁性膜の間に絶縁体あるいは導体よりなる 非磁性膜を挟持した単純な構成を有し、微細化および集 積化に適している。さらにかかる磁気ランダムアクセス メモリは一般に不揮発性で、優れた応答特性を有するた め、将来の超高速コンピュータのメモリとして、有望で あると考えられている。磁気ランダムアクセスメモリに ついては、例えば Parkin, S.S.P., et al., J. Apply. Phys. vol.85,pp.5828, 1999を参照。

[0002]

【従来の技術】図1は、 Parkin 他 (前出) による、強 磁性トンネル接合を使った磁気ランダムアクセスメモリ (MRAM) 10の構成を示す。図1を参照するに、行 方向に延在するワード線パターン₩L上には反強磁性材 料よりなるピニング層11が形成され、前記ピニング層 11上には強磁性材料よりなるピンド層12が形成され る。前記ピンド層11では、磁化方向がその下の前記反 強磁性ピニング層11により、矢印の方向に固定、ない しピニングされる。 さらに前記ピンド層12上には非磁 性トンネル絶縁膜13を隔てて強磁性材料よりなるフリ -層14が形成され、前記フリー層14上には列方向に 延在するビット線パターンBLが形成される。その際、 前記フリー層14は、前記ワード線WLと前記ビット線 BLを流れる書込み電流が形成する合成磁場により、図 1において矢印で示す方向に、あるいはその反対方向に 磁化される。換言すると前記MRAM10は、情報は前 記フリー層14の磁化の形で書き込まれる。

【0003】一方、かかるMRAM10において書き込 まれた情報を読み出すには、前記ピンド層12とフリー 層14、および間に介在する非磁性トンネル絶縁膜13 とよりなる強磁性トンネル接合の磁気抵抗を使う。より 具体的に説明すると、前記フリー層14あるいはピンド 層12のような強磁性体中においては伝導電子中にスピ ン分極が生じており、アップスピン電子の数とダウンス ピン電子の数が異なっている。前記フリー層14とピン ド層12の磁化方向が平行な場合には、フリー層14中 のアップスピン電子あるいはダウンスピン電子は、ピン ド層12中に存在する対応するスピン状態の電子の空き 準位に、前記トンネル絶縁膜13を通ってトンネルする の選択線との間にダイオードを挿入されたことを特徴と 50 ことができ、前記強磁性トンネル接合は低い抵抗値を示

す。これに対し、前記フリー層14とピンド層12の磁 化方向が反平行であった場合には、フリー層14中のア ップスピン電子あるいはダウンスピン電子に対応する空 き準位がピンド層12中に存在せず、このため前記トン ネル絶縁膜13中において電子のトンネリングは生じな い。換言すると、前記フリー層14のピンド層12が磁 気的に反平行状態にある場合には、前記強磁性トンネル 接合は大きな抵抗値を示す。

【0004】そこで図1のMRAM10では、前記ワー ド線WLとビット線BLとの間の電圧を検出することに より、前記フリー層14中に書き込まれた情報を読み出 すことができる。かかるフリー層14中に磁化の形で書 き込まれた情報は、電源をオフにしても保存され、その 結果前記MRAM10は不揮発性メモリを構成する。ま た、前気の抵抗検出を行なってもフリー層14の磁化が 反転することはなく、このため前記MRAM10では非 破壊読み出しが可能である。

[0005]

【発明が解決しようとする課題】一方、図1のMRAM 10において微細化を進めていくと磁性体の体積に対す 20 る表面積の割合が増大し、図2(A)に示すように前記 フリー層14あるいはピンド層12の磁化により発生す る還流磁場の影響で、これらの強磁性層に図2(B)に 示すような磁区が生じてしまう。このような磁区が形成 されると、見かけ上全体として磁化が消滅するため、強 磁性トンネル接合は動作することができない。この問題 を回避するには、前記強磁性層12あるいは14につい て大きな保磁力を有する材料を使う必要があるが、この ような材料を使った場合には、書込みに大電流が必要に なってしまう。例えば図1のMRAM10から100n mの位置に形成されたワード線WLに流す電流で、磁化 反転に要する100e程度の磁場を形成しようとすると 数m A の電流が必要になるが、かかる大電流を0.1μ mルールで形成したワード線WLに流した場合、電流密 度は10'A/cm'にもなってしまう。

【0006】これに対し、従来より微細化に適したMR AMとして、図3に示すスピンバルブ構成のものが知ら れている(特表平9-509775号公報)。図3を参 照するに、MRAM20は先のMRAM10と類似した 積層構造を有し、ワード線パターンWL上に形成された ディスク状の反強磁性ピニング層21と、前記ピニング 層21上に形成された同じくディスク状の強磁性ピンド 層22と、前記ピンド層22上に形成されたリング状の 強磁性フリー層24とを含み、前記ピンド層22とフリ ー層24との間には非磁性導電層23が挿入されてい
 る。また前記フリー層24上には、前記ワード線パター ンWLに交叉する方向に延在するビット線BLが形成さ れている。かかるスピンバルブ型MR AMでは、前記強 磁性ピンド層22と非磁性導電層23との界面、および

おいて生じる電子のスピン方向に依存した散乱の結果、 前記ワード線パターンWLとビット線パターンBLとの 間で観測される磁気抵抗が、前記強磁性フリー層24の 磁化方向如何によって変化する。

【0007】図3の構成のMRAM20では、各々の強 磁性層22および24がディスク形状を有するため、前 記磁性層22および24をその円周方向に沿って、右回 りあるいは左回りに磁化した場合、還流磁場の方向が磁 化方向に一致するため、微細化しても図2(B)で説明 した磁区が形成されることはない。一方、図3のスピン バルブ型MRAM20では、前記強磁性層22,24、 反強磁性層21 および非磁性層23は全て導電層である ためビット線BLとワード線WLとの間の抵抗が低く、 このため読み出し時に、磁気抵抗検出のため大きな電流 が必要になる問題点を有する。

【0008】さらに、図3のMRAM20では、前記ピ ンド層22の磁化方向を所望の円周方向に設定するのが 困難である問題点を有する。すなわち、図3のMRAM 20では前記反強磁性ピニング層21が前記ピンド層2 2の下主面全面に形成されているため、外部磁界の存在 下で前記ピニング層21の磁化により前記ピンド層22 の磁化方向を固定した場合、磁化方向は一方向に固定さ れるだけで、所望の円周方向に沿った磁化は得られな

【0009】そこで、本発明は上記の課題を解決した、 新規で有用な磁気ランダムアクセスメモリおよびその製 造方法を提供するのを概括的課題とする。本発明のより 具体的な課題は、微細化に適し、製造が容易で、大きな 抵抗変化を示す磁気ランダムアクセスメモリおよびその 製造方法、さらにかかる磁気ランダムアクセスメモリを 使ったメモリセルアレイを提供することにある。

[0010]

【課題を解決するための手段】本発明は上記の課題を、 請求項1に記載したように、第1の強磁性膜と、前記第 1の強磁性膜に隣接して形成され、固定された磁化を有 する第2の強磁性膜と、前記第1および第2の強磁性膜 の間に挟持されたトンネル絶縁膜とよりなる強磁性トン ネル接合構造と、前記第1の強磁性膜と前記トンネル絶 縁膜と前記第2の強磁性膜とを、中心軸に沿って貫通す る導電性プラグと、前記導電性プラグの第1の端部に接 続された第1の選択線と、前記導電性プラグの第2の、 反対側の端部に接続された第2の選択線とを備え、前記 第1の磁性膜は、前記導電性プラグを囲むリング状形状 を有し、前記導電性プラグから絶縁されおり、前記第1 および第2の強磁性膜のいずれか一方は、その一部に反 強磁性膜バターンを担持することを特徴とする強磁性ト ンネル接合ランダムアクセスメモリにより、または請求 項2に記載したように、第1の強磁性膜と、前記第1の 強磁性膜に隣接して形成され、固定された磁化を有する 前記非磁性導電層23と強磁性フリー層24との界面に 50 第2の強磁性膜と、前記第1および第2の強磁性膜の間 20

に挟持されたトンネル絶縁膜とよりなる強磁性トンネル 接合構造と、前記第1の強磁性膜と前記トンネル絶縁膜 と前記第2の強磁性膜とを、中心軸に沿って貫通する導 電性プラグと、前記導電性プラグの第1の端部に接続さ れた第1の選択線と、前記導電性プラグの第2の、反対 側の端部に接続された第2の選択線とを備え、前記第1 の磁性膜は、前記導電性プラグを囲むリング状形状を有 し、前記導電性プラグから絶縁されおり、前記第1およ び2の強磁性膜のうちの一方の強磁性膜は、前記他方の 強磁性膜よりも大きい保磁力を有することを特徴とする 強磁性トンネル接合ランダムアクセスメモリにより、ま たは請求項3に記載したように、さらに前記第1の強磁 性膜上には、前記導電性プラグを避けて、第3の選択線 が電気的に接続されることを特徴とする請求項1または 2記載の強磁性トンネル接合ランダムアクセスメモリに より、または請求項4に記載したように、さらに、前記 第2の強磁性膜上には、前記導電性プラグを避けて、第 4の選択線が電気的に接続されることを特徴とする請求 項3記載の強磁性トンネル接合ランダムアクセスメモリ により、または請求項5に記載したように、前記第2の 選択線は、前記導電性プラグの前記第2の端部と前記第 2の強磁性膜とを電気的に接続する導体パターンよりな ることを特徴とする請求項3記載の強磁性トンネル接合 ランダムアクセスメモリにより、または請求項6に記載 したように、前記反強磁性膜バターンは、前記第1の強 磁性膜上に担持され、前記第3の選択線は、前記第1の 強磁性膜に、前記反強磁性膜パターンを介して接続され ることを特徴とする請求項5記載の強磁性トンネル接合 ランダムアクセスメモリにより、または請求項7に記載 したように、第1の強磁性膜と、前記第1の強磁性膜に 隣接して形成された、固定された磁化を有する第2の強 磁性膜と、前記第1および第2の強磁性膜の間に挟持さ れた非磁性導電膜とよりなるスピンバルブ接合構造と、 前記スピンバルブ接合構造中を、前記第1の強磁性膜と 前記トンネル絶縁膜と前記第2の強磁性膜とを貫通し て、中心軸に沿って延在する導電性プラグと、前記導電 性プラグの第1の端部に接続された第1の選択線と、前 記導電性プラグの第2の、反対側の端部に接続された第 2の選択線と、前記スピンバルブ接合構造の側壁面上の 第1の位置に接続された第3の選択線と、前記スピンバ ルブ接合構造の前記側壁面上、前記第1の位置に対向す る第2の位置に接続された第4の選択線とを備え、前記 第1の磁性膜は、前記導電性プラグを囲むリング状形状 を有し、前記導電性プラグから絶縁されおり、前記第1 および第2の強磁性膜のいずれか一方は、その一部に反 強磁性膜バターンを担持することを特徴とするスピンバ ルブランダムアクセスメモリにより、または請求項8に 記載したように、強磁性膜と、前記強磁性膜の中央部を 貫通する導電性プラグと、前記導電性プラグの第1の端 部に接続された第1の選択線と、前記導電性プラグの第 50 通選択線と前記第4の選択線との間に挿入された第2の

2の、反対側の端部に接続された第2の選択線とよりな り、前記強磁性膜は、前記導電性プラグを囲むリング状 形状を有し、前記導電性プラグから絶縁されていること を特徴とする単一強磁性膜ランダムアクセスメモリによ り、または請求項9に記載したように、各々が請求項5 に記載した構成を有する強磁性トンネル接合ランダムア クセスメモリよりなるメモリセルを行列状に複数配列し たメモリセルアレイにおいて、前記メモリセルアレイ中 において第1の方向に整列した一群のメモリセルは、前 記第1の選択線を、前記磁気メモリセルアレイ中を前記 第1の方向に延在する第1の共通選択線に接続され、前 記第3の選択線を、前記メモリセルアレイ中を前記第1 の方向に、前記第1の共通選択線に平行に延在する第2 の共通選択線に接続され、前記メモリセルアレイ中にお いて第2の、異なった方向に整列した一群のメモリセル は、前記第2の選択線を、前記メモリセルアレイ中を前 記第2の方向に延在する第3の共通選択線に接続され、 各々のメモリセルは、前記第3の共通選択線と前記第2 の選択線との間に挿入されたスイッチを含むことを特徴 とするメモリセルアレイにより、または請求項10に記 載したように、各々が請求項4に記載した構成を有する 強磁性トンル接合ランダムアクセスメモリよりなるメモ リセルを行列状に複数配列したメモリセルアレイにおい て、前記メモリセルアレイ中において第1の方向に整列 した一群のメモリセルは、前記第1および第3の選択線 を、前記磁気メモリセルアレイ中を前記第1の方向に延 在する第1の共通選択線に接続され、前記メモリセルア レイ中において第2の、異なった方向に整列した一群の メモリセルは、前記第2および第4の選択線を、前記メ モリセルアレイ中を前記第2の方向に延在する第2の共 通選択線に接続され、各々のメモリセルは、前記第2の 共通選択線と前記第2の選択線との間に挿入された第1 のダイオードと、前記第2の共通選択線と前記第4の選 択線との間に挿入された第2のダイオードとを含み、前 記第1のダイオードと前記第2のダイオードとは、異な った特性を有することを特徴とするメモリセルアレイに より、または請求項11に記載したように、各々が請求 項7に記載した構成を有するスピンバルブランダムアク セスメモリよりなるメモリセルを行列状に複数配列した メモリセルアレイにおいて、前記メモリセルアレイ中に おいて第1の方向に整列した一群のメモリセルは、前記 第1 および第3の選択線を、前記磁気メモリセルアレイ 中を前記第1の方向に延在する第1の共通選択線に接続 され、前記メモリセルアレイ中において第2の、異なっ た方向に整列した一群のメモリセルは、前記第2 および 第4の選択線を、前記メモリセルアレイ中を前記第2の 方向に延在する第2の共通選択線に接続され、各々のメ モリセルは、前記第2の共通選択線と前記第2の選択線 との間に挿入された第1のダイオードと、前記第2の共 ダイオードとを含み、前記第1のダイオードと前記第2のダイオードとは、異なった特性を有することを特徴とするメモリセルアレイにより、または請求項12に記載したように、各々が請求項8に記載した磁気ランダムアクセスメモリを行列状に複数配列したメモリセルアレイにおいて、前記メモリセルアレイ中において第1の方向に整列した一群のメモリセルは、前記第1の方向に延在する第1の共通選択線に接続され、前記メモリセルアレイ中において第2の、異なった方向に整列した一群のメモリセルは、前記第2の選択線を、前記メモリセルアレイ中において第2の、異なった方向に整列した一群のメモリセルは、前記第2の選択線を、前記メモリセルアレイ中を前記第2の方向に延在する第2の共通選択線に接続され、各々のメモリセルは、前記第2の共通選択線と前記第2の選択線との間にダイオードを挿入されたことを特徴とするメモリセルアレイにより、解決する。

[作用]本発明によれば、強磁性トンネル接合ランダムアクセスメモリあるいはスピンバルブランダムアクセスメモリにおいて、ピンド層の磁化方向を固定するピニング層を、ピンド層の全面にではなく、その一部にのみ形成することにより、前記ピンド層の磁化方向を、前記強 20磁性トンネル接合あるいはスピンバルブ接合を貫通する書込み電流路を囲む円周方向に設定することができる。ピンド層の磁化方向を、このように書込み電流に対して右回り方向あるいは左回り方向に設定することにより、前記強磁性トンネル接合ランダムアクセスメモリあるいはスピンバルブランダムアクセスメモリでは、還流磁場の効果で従来不可能であった程度までの、あるいはそれ以下の微細化が可能になる。

【0011】強磁性トンネル接合を使う場合、メモリの抵抗値がトンネル絶縁膜の効果により増大し、その結果 30 書込み電流あるいは読み出し電流が減少し、メモリの消費電力を低減することができる。これに対しスピンバルブ接合を使う場合には、読み出し時における電流路が前記強磁性膜の面に平行に形成され、その結果、強磁性膜に垂直に電流路が形成される従来のスピンバルブ型磁気ランダムアクセスメモリにおいて生じていたような、低すぎる抵抗値によるメモリの消費電力増大の問題が解決される。

【0012】さらに、単一のリング状強磁性膜にとれを 貫通する電流路を組み合わせた磁気ランダムアクセスメ モリは構造が簡単で、選択線の数も減少させることがで き、メモリセルアレイを構成した場合に集積密度を向上 させることができる。さらに、前記強磁性トンネル接合 ランダムアクセスメモリ、スピンバルブランダムアクセ スメモリ、あるいは単一強磁性膜ランダムアクセスメモ リをメモリセルに使ってメモリセルアレイを構成する場 合、各々のメモリセルにトランジスタ等のスイッチある いはダイオード等の非線型素子を設けることにより、書 込み電流あるいは読み出し電流を、選択されたメモリセ ルにのみ供給することが可能になる。 [0013]

【発明の実施の形態】図4(A)は、本発明の第1実施 例によるMRAM40の構成を示す斜視図、図4(B) はMRAM40の平面図である。図4(A)を参照する にMRAM40は、厚さが例えば20nmで内径が60 nm、外径が120nmの、例えばFeNi合金層とC o層とを積層した構造を有する強磁性リング42を含 み、前記強磁性リング42上に、厚さが典型的には2n mのAl, O, 等よりなるトンネル絶縁膜43が形成さ れる。前記トンネル絶縁膜は、Al、O、により形成し た場合には、前記強磁性リング42上に薄い、数 n m 以 下の厚さのAI層を堆積し、その表面を自然酸化、ある いはプラズマ酸化することにより形成される。このよう にして形成されたトンネル絶縁膜は、一般にA1,O, の化学量論組成からは多少外れ、A1〇、で表現される 組成を有する。さらに、前記トンネル絶縁膜43上に は、前記強磁性リング42と同様な構成の別の強磁性リ ング44が、前記強磁性リング42に対して同軸的に形 成されている。

10

10014】さらに、図4(A)のMRAM40では、前記強磁性リング42、トンネル絶縁膜43および強磁性リング44を貫いてW、Cu、Ag、Pt等の非磁性金属よりなる導電性プラグ45が形成され、前記導電性プラグ45の一端に第1のビット線BL,が、他端にワード線WLが接続される。かかる構成においては、前記導電性プラグ45に書込み電流を流すことにより、前記強磁性膜42中に、図中矢印で示すように右手回り方向、あるいは逆の左手回り方向に、磁化を形成することができる。

0 【0015】MRAM40は、さらに前記強磁性リング44上のうち前記導電性プラグ45から外れた部分、換言すると前記強磁性リング44の回転対称軸から外れた部分に好ましくはPtMnあるいはPdPtMn等のMn系反強磁性材料よりなる反強磁性膜バターン46を担持し、前記反強磁性膜46により、前記強磁性リング44中における磁化の方向が、図4(A)の矢印の方向にビニングされる。

【0016】図4(B)は、反磁性膜パターン46による、強磁性リング44の磁化方向のピニングを示す。図404(B)を参照するに、前記反磁性膜パターン46は全体としては磁化を示さないが、一様な外部磁場を印加することにより、前記強磁性リング44との界面において図4(B)中に太矢印で示す方向の磁化を形成することができる。そこで、このような反磁性膜パターン46が形成する磁場中において前記強磁性リング44を磁化することにより、前記強磁性リング44の磁化方向は図4(B)の例では左手回り方向に設定される。前記反強磁性膜パターン46は全体として磁化を示さないため外部磁化に対して安定で、前記導電性プラグ45に書き込み電流を供給して前記強磁性リング42の磁化を反転させ

先に説明した部分には同一の参照符号を付し、説明を省略する。

ても、強磁性リング44の磁化方向は変化しない。また、かかるリング状の強磁性層中では、還流磁場が円周方向の磁化と一致するため、磁化方向を乱すこと無く微細化を行なうことが可能になる。すなわち、図4

(A), (B)のMRAM40は高密度集積に適しており、後で説明するメモリセルアレイを構成することにより、非常に大きな記憶容量を有する不揮発性の高速メモリ装置を構成することが可能になる。

【0017】さらに前記MRAM40では、図4(A) に示すように前記反強磁性パターン46上にCu, P t, Ag等よりなる非磁性導電プラグ47が形成され、 前記非磁性導電プラグ47に前記ビット線BL, に平行 に延在する別のビット線BLzが接続される。そこで、 前記強磁性リング42中の磁化方向が前記強磁性リング 44中の磁化方向と一致する場合には、前記強磁性リン グ44から前記強磁性リング42へと、前記トンネル絶 縁膜43を介してトンネル電流が流れるため、前記第2 のビット線BL、とワード線WLとの間の抵抗値は低い 第1の値を有する。これに対し、前記強磁性リング42 中の磁化方向が前記強磁性リング44中の磁化方向と逆 20 の場合には、前記トンネル絶縁膜43を介したトンネル 電流は流れないため、前記第2のビット線BL、と前記 ワード線WLとの間の抵抗値は第2の、より大きな値を 有する。そこで、このようなワード線♥Lとビット線B L, との間の抵抗値を検出することにより、前記MRA M40中に磁化の形で書き込まれた情報を読み出すこと ができる。ただし、図4(A), (B)の構成では、前 記導電性プラグ45は前記強磁性リング44に対して絶 縁されているが、前記強磁性リング42と導電性プラグ 45とは電気的に接続されている。あるいは、前記強磁 30 性リング42と導電性プラグ45とを絶縁し、強磁性リ ング44と導電性プラグ45とを電気的に接続してもよ い。前記MRAM40の細かい構造は、製造方法を記載 した後の実施例において説明する。

【0018】一方、前記MRAM40中に情報を書き込む場合には、先にも説明したように前記ピット線BL、とワード線WLとの間に書き込み電流を、前記ワード線WLからピット線BL、へ、あるいは前記ピット線BL、からワード線WLへと流し、前記強磁性リング42中の磁化方向を反転させる。先にも説明したように、かかる書込みの際に前記強磁性リング44の磁化は前記反強磁性膜パターン46によりピニングされているため、前記強磁性リング44において磁化の反転が生じることはない。

【0019】なお、図4(A),(B)のMRAM40において、前記強磁性リング42あるいは44の外形は円形に限定されるものではなく、還流磁場が含まれるような形状であれば、多角形形状等、どのようなものでもよい。図5は、図4(A),(B)のMRAM40の一変形例例によるMRAM40Aを示す。ただし図5中、

【0020】図5を参照するに、本実施例では前記反強磁性膜46と前記非磁性導電プラグ47とが前記強磁性リング44上の異なった位置にそれぞれ形成されている。すなわち、本実施例においては前記非磁性導電プラグ47は前記強磁性リング44上に、直接に形成されている。図5の構成においても、前記強磁性リング44の磁化方向は前記反強磁性膜パターン46によりピニングされ、前記強磁性リング42の磁化方向による強磁性トンネル接合の抵抗変化を検出することにより、前記強磁性リング42中に磁化の形で書き込まれた情報を読み出すことが可能になる。また情報の書込みは、図4

(A), (B)のMRAM40と同様に、前記導電性プラグ45に書き込み電流を流すことにより、行われる。 [第2実施例]図6は、本発明の第2実施例によるMRAM40Bの構成を示す。ただし図6中、先に説明した部分には同一の参照符号を付し、説明を省略する。

【0021】図6を参照するに、MRAM40Bは図5 のMRAM40Aと類似した構成を有するが、単一のワ ード線WLの代わりに前記導電性プラグ45に接続され たワード線WL₁ と、前記強磁性リング42に前記導電 性プラグ47と同様な導電性プラグ(図示せず)を介し て接続されたワード線WL、とを備え、前記ワード線W L, は情報の書き込みのために、またワード線WL, は 情報の読み出しのために使われる。すなわち、前記ワー ド線WL、とビット線BL、を選択することにより、前 記導電性プラグ45に書き込み電流が流れ情報の書込み が前記強磁性リング42に対してなされる。一方、前記 ワード線WL、とビット線BL、を選択することによ り、前記トンネル絶縁膜44を通るトンネル電流路の抵 抗が検出され、検出された抵抗の値に基づいて前記強磁 性リング42に磁化の形で書き込まれた情報の内容が判 定される。

【0022】すなわち、図6のMRAM40Bによって も、前記MRAM40あるいは40Aと同様な動作が得 られる。

[第3実施例] 図7は、本発明の第3実施例によるMR AM40Cの構成を示す。ただし図7中、先に説明した部分には同一の参照符号を付し、説明を省略する。

【0023】図7を参照するに、MRAM40Cは図4のMRAM40あるいは図5のMRAM40Aと類似した構成を有するが、前記強磁性リング44の代わりに矢印の方向に磁化された強磁性パターン44Aを有する。前記強磁性パターン44Aは磁化方向に延在し、前記強磁性リング42よりも保磁力の大きい強磁性材料により構成される。

【0024】かかる構成では、前記導電性プラグ45に 書き込み電流を流し、前記強磁性リング42の磁化方向 50 を反転させても前記強磁性パターン44Aの磁化方向は

なる。また、前記反強磁性膜パターン56を前記強磁性

リング54の一部に、回転対称軸を外して形成すること により、前記強磁性リング54の磁化を、前記円周方向 にピニングすることが可能になる。

[第5実施例] 図9 (A) は、本発明の第5実施例によ るMRAM60の構成を示す。

【0030】図9(A)を参照するに、前記MRAM6 0は単一の強磁性リング61を含み、前記強磁性リング 61の中心部には、回転対称軸に沿って導電性プラグ6 2が延在する。さらに前記導電性プラグ62の一端には ビット線BLが、他端にはワード線WLが接続される。 さらに前記強磁性リング61は、書き込まれた情報の内 容により、右回り方向に、あるいは左回り方向に磁化さ れる。

【0031】図9(B)は、図9(A)のMRAM60 の動作原理を示す。図9(B)を参照するに、前記強磁 性リング61が右回り方向に磁化されている場合、前記 ビット線BLとワード線WLとの間に前記強磁性リング 61を既に存在している右回り方向に磁化するような書 込み電流を流した場合(順方向)、時間と共に書き込み 電流は急速に立ち上がるのがわかる。これに対し前記書 込み電流を、既存の磁化を逆転させるような方向に流し た場合(逆方向)、前記磁化の逆転に要するエネルギの 分だけ書き込み電流の立ち上がりが遅れる。そこで、こ のような書込み電流の立ち上がり特性を検出することに より、前記MRAM60中に書き込まれた情報を読み出 すことが可能になる。

【0032】その際、前記書込み電流を実際に磁化の反 転を生じるような大きさで供給した場合には、前記強磁 30 性リングに書き込まれていた情報は書き換えられてしま うので、前記読み出し動作は破壊読出しとなる。これに 対し、前記書込み電流の大きさを、実際に磁化の反転が 生じない程度に制限した場合には、前記書込み情報は書 き換えられることはなく、非破壊読み出しが可能にな

【0033】 このように、図9(A)のMRAM60は 非常に簡単な構成ながら、不揮発性ランダムアクセスメ モリとして動作が可能である。

[第6実施例]次に、先の実施例で説明したMRAMを 使ったメモリセルアレイの構成を、本発明の第6実施例 として説明する。

【0034】図10(A), (B)は、以下のメモリセ ルアレイの説明で使う、MRAMの記号を示す。このう ち、図10(A)は、前記MRAM40、40A~40 Cあるいは50を示す記号であり、図10(B)は図9 (A)のMRAM60を示す記号である。図10(A) の記号は、図6のMRAM40Bあるいは図8のMRA M50のように二本のビット線BL、、BL、と二本の ワード線WL1,WL2を有する構成に対応している 磁性層52,54の磁化を安定に保持することが可能に 50 が、他のMRAM40,40Aあるいは40Cも、前記

変化せず、その結果前記MRAM40あるいは40Aと 同様な、書込みおよび読み出し動作が可能である。

[第4実施例] 図8は、本発明の第4実施例によるMR AM50の構成を示す。

【0025】図8を参照するにMRAM50はスピンバ ルブ型の構成を有し、厚さが例えば20nmで内径が6 Onm、外径が120nmの、例えばFeNi合金層と Co層とを積層した構造を有する強磁性リング52を含 む。前記強磁性リング52上には厚さが典型的には1. 5 n mのA l あるいはC u 等の非磁性リング53が形成 10 され、さらに前記非磁性リング53上には、前記強磁性 リング52と同様な構成の別の強磁性リング54が、前 記強磁性リング52および非磁性リング43に対して同 軸的に形成されている。

【0026】さらに、前記強磁性リング52、非磁性リ ング53 および強磁性リング54 を貫いてW, Cu, A g. Pt等の非磁性金属よりなる導電性プラグ55が形 成され、前記導電性プラグ55の一端に第1のビット線 BL、が、他端にワード線WL、が接続される。かかる 構成においては、前記導電性プラグ55に書込み電流を 20 流すことにより、前記強磁性膜52中に、図中矢印で示 すように右手回り方向、あるいは逆の左手回り方向に、 磁化を形成することができる。

【0027】MRAM50は、さらに前記強磁性リング 54上のうち前記導電性プラグ55から外れた部分、換 言すると前記強磁性リング54の回転対称軸から外れた 部分に好ましくはPtMnあるいはPdPtMn等のM n系反強磁性材料よりなる反強磁性膜パターン56を担 持し、前記反強磁性膜56により、前記強磁性リング5 4中における磁化の方向が、図8の矢印の方向にピニン グされる。さらに、図8のMRAM50は、前記リング 52~54よりなるスピンバルブ接合構造のうち、前記 回転対称軸を挟んで対向する位置に、導電性プラグ57 Aおよび57Bを有する。

【0028】このうち前記導電性プラグ57Aにはビッ ト線BL、が接続され、導電性プラグ57Bにはワード 線WL、が接続される。読み出し時には、前記ビット線 BL、およびワード線WL、を介して前記導電性プラグ 57Aと57Bとの間の磁気抵抗を検出することによ り、前記強磁性リング52中に書き込まれた情報が読み 出される。図8の構成では磁気抵抗の検出が、このよう に非磁性リング53の面に平行な方向に実行されるた め、従来のような非磁性リング53の面に垂直な方向に 磁気抵抗の検出を行なう場合に比べて検出される磁気抵 抗の絶対値が増大し、より高感度での磁気抵抗検出が可 能になり、読み出し時における信頼性が向上する。

【0029】本実施例では、スピンバルブ接合を構成す る強磁性層52および54をリング状に形成することに より、MRAM50が非常に微細化された場合でも、強

二本のワード線WL、およびWL、を共通接続すること で、表現することが可能である。

【0035】図11は、前記本発明の第6実施例による メモリセルアレイ70の構成を示す。図11を参照する に、前記メモリセルアレイ70は各々前記MRAM4 0,40A~40Cのいずれかに対応する構成のメモリ セルAからJを行列状に配列し、さらに行方向に配列し たメモリセルA, B, Cを共通ビット線1および2に接 続し、列方向に配列したメモリセルA, D, Hを共通ワ ード線bに接続した構成を有する。同様に、行方向に配 10 列したメモリセルD、E、Fは、共通ビット線3、4に 接続され、列方向に配列したメモリセルB、E、Iは共 通ワード線dに接続される。さらに行方向に配列したメ モリセルH、I、Jは、共通ビット線5、6に接続さ れ、列方向に配列したメモリセルC、F、Jは共通ワー ド線 f に接続される。

【0036】その際、前記メモリセルA~Jをこれら共 通ビット線1~6あるいは共通ワード線b, d, fに直 接に接続すると、書込み電流あるいは読み出し電流が前 ルアレイ中を流れ、他のメモリセルまで到達してしまう ため、図11のメモリセルアレイでは、各々のメモリセ ルと対応するワード線との間に選択トランジスタTA~ TJが設けられている。例えばメモリセルAと対応する ワード線bとの間には、選択トランジスタTAが設けら れているのがわかる。前記選択トランジスタTAは、第 2の共通ワード線 a 上の選択信号によりターンオンし、 その結果前記メモリセルAがワード線bに電気的に接続 される。そこで、この状態で共通ビット線1に書き込み 電流を供給すると、前記メモリセルA中に"0"また は"1"の情報が、前記書込み電流の極性に応じて書き 込まれる。その際、同じ共通ビット線1に接続された他 のメモリセルBあるいはCは、対応する選択トランジス タTBあるいはTCがターンオンしないため、前記書込 み電流を供給しても、これらのメモリセルにおいて情報 の書込みがなされることはない。また、読み出し時にお いても、前記共通ビット線2から供給される読み出し電 流が、選択されたメモリセル以外のメモリセルに流れる ことはない。上記の説明は、前記メモリセルアレイ中の 全てのメモリセルに当てはまる。

【0037】そこで、前記共通ワード線a,bあるいは c, dあるいはe, fのいずれかを選択し、さらにビッ ト線1,2あるいは3,4あるいは5,6を選択するこ とにより、任意のメモリセルに情報を書込み、また読み 出すことが可能になる。各々のメモリセルは情報を磁化 の形で保持するため、仮に電源をオフにしても、書き込 まれた情報が失われることはない。

[第7実施例] 図12は、本発明の第7実施例によるメ モリセルアレイ80の構成を示す。ただし図12中、先 に説明した部分には同一の参照符号を付し、説明を省略 50 と、書込み電流が前記メモリセルAを通ってワード線 a

する。

【0038】図12を参照するに、本実施例では選択ト ランジスタTA~TIは、第2の共通ピット線2、4あ るいは6上の選択信号によりターンオンする。例えば前 記メモリセルAに情報を書き込む場合、前記共通ビット 線2を選択し、前記選択トランジスタTAをターンオン させる。この状態で共通ビット線1および共通ワード線 aを選択し、前記共通ビット線1から前記メモリセルA を通り、前記共通ビット線aに至る書き込み電流路に書 き込み電流を供給することにより、所望の情報を前記メ モリセルAに書き込む。

【0039】一方、前記メモリセルAから情報を読み出 す場合には前記共通ビット線2を選択し、前記メモリセ ルトランジスタTAをターンオンさせると同時に、前記 共通ワード線aを選択する。との状態で前記共通ビット 線2から前記メモリセルAを通り前記共通ワード線aに 至る読み出し電流路に読み出し電流を供給することによ り、前記メモリセルAに書き込まれた情報が読み出され る。その際、選択トランジスタTB、TCもターンオン 記共通ビット線あるいは共通ワード線を介してメモリセ 20 するが、共通ワード線bあるいは共通ワード線cは選択 されないため、メモリセルBあるいはCに読み出し電流 が流れることはない。また、共通ビット線3,4,5, 6は選択されないため、他のメモリセルD、E、F、あ るいはG、H、Iに読み出し電流が流れることはない。 【0040】本実施例では、前記選択トランジスタTA ~TIの活性化に読み出し用の共通ビット線2,4ある いは6を使うことにより、図11の実施例で使われてい た、選択トランジスタを活性化するための共通ワード線 を省略することができ、磁気ランダムアクセスメモリの 30 構成が実質的に簡素化される。

> [第8実施例] 図13は、本発明の第8実施例によるメ モリセルアレイ90の構成を示す。ただし図13中、先 に説明した部分には同一の参照符号を付し、説明を省略 する。

【0041】図13を参照するに、本実施例では各々の メモリセルA~Iについて、書き込み電流路中に二つの ダイオードを1対向接続して構成した第1の非線型素子 DA1~DI1を挿入し、さらに読み出し電流路中に、 ダイオードよりなる第2の非線型素子DA、~DI、を 40 挿入している。図14は、前記第1の非線型素子DA1 および第2の非線型素子DA,の電圧電流特性を比較し て示す。ただし図14中、実線が前記非線型素子DA1 の特性を、破線が非線型素子DA、の特性を示す。

【0042】図14を参照するに、前記非線型素子DA ,は大きなしきい値電圧THを特徴とし、前記しきい値 電圧を超える大きな書込み電圧+V。 あるいは-V。を 印加しない限り導通しない。このため、書込み動作モー ドにおいて前記共通ビット線1に+V。あるいは-V。 の書込み電圧を印加し、同時にワード線aを選択する

に流れ、所望の書込みが、前記メモリセルAに対してな される。その際、前記非線型素子DA、の両端において 前記しきい値電圧に対応する大きな電圧降下が発生し、 このため各々のメモリセルに選択トランジスタを設けな くとも、前記書込み電流がさらにメモリセルDに協働す るダイオードDD。を通り、共通ビット線2に戻るよう な問題は起こらない。

17

【0043】また、読み出し時においては例えばビット 線1とワード線 a を選択し、さらに図14に示す前記非 線型素子DA、のしきい値電圧THよりも低い読み出し 電圧V。を前記選択されたビット線1に印加することに より、読み出し電流が前記第2の非線型素子DA2を通 って流れ、前記読み出し電流の値に基づいて前記メモリ セルAの抵抗値を検出することにより、前記メモリセル A中に書き込まれた情報が読み出される。その際、前記 非線型素子DA、を通ってワード線aに流れた読み出し 電流は他のメモリセル、例えばメモリセルDに協働する 非線型素子DD、により阻止され、前記メモリセルDに 流れる問題は生じない。

【0044】図13の構成によれば、ワード線とビット 20 線を各々のメモリセルにつき一つとすることができ、メ モリセルアレイの構成が非常に簡素化される。このた め、図13の構成は前記メモリセルを高密度で集積した 大規模メモリセルアレイに適している。なお、本実施例 では前記第1の非線型素子DA1~DI1 として対向す る一対のダイオードを接続する構成の素子を使ったが、 図15に示すような特性を有するトンネル共鳴ダイオー ドを使うことも可能である。

[第9実施例] 図16は、本発明の第9実施例によるメ モリセルアレイ100の構成を示す。ただし図16中、 先に説明した部分には同一の参照符号を付し、説明を省 略する。

【0045】図16を参照するに、行方向に配列した一

群のメモリセルA, B, Cが単一の共通ビット線1に共

通に接続され、また列方向に配列した一群のメモリセル A, D, Gが単一の共通ワード線aに共通に接続されて いる。行方向に配列したメモリセル群D、E、Fあるい はG. H. I、また列方向に配列したメモリセル群B, E、H、あるいはC、F、Iについても同様である。 【0046】その際、本実施例では一のメモリセル、例 40 えばメモリセルAと、対応するワード線、例えばワード 線aとの間には、一対のダイオードを対向接続した構成 の非線型素子、例えば非線型素子DA1が挿入される。 前記非線型素子DA, は、先に図14あるいは図15に 示したような電流電圧特性を有する。かかる構成のメモ リセルアレイ100では、例えばビット線1およびワー ド線aを選択し、前記選択されたビット線1に前記非線 型素子DA、を導通させる書込み電圧V。を印加した場 合、前記メモリセルAに書き込み電流が流れ、前記メモ

れる。さらに、前記メモリセルAに書き込まれた情報を 読み出す場合には、先に図9(B)で説明したように前 記メモリセルAを通過し、前記ワード線aに到達する読 み出し電流の立ち上がりを検出する。このため、各々の ワード線a, b, cには、図示していないが基準電圧と ワード線電圧とを比較する比較器が接続されている。本 実施例では、書込み電流と読み出し電流とは同じもので あってもよい。

【0047】ところで、このようにして選択されたメモ リセルAを通過し、ワード線aに到達した書込み電流あ るいは読み出し電流は、ワード線aに接続された他のメ モリセルD、Gにも供給されるが、前記非線型素子DA 1 を通過する際に所定の電圧降下が生じているため、こ れら非選択メモリセルD、Gに接続された非線型素子D D, あるいはDG、が導通することはなく、非選択メモ リセルに書き込み電流あるいは読み出し電流が流れると とはない。

[第10実施例]次に、図4(A), (B)で説明した MRAM40の製造方法を、図17(A)~図19(A D) の平面図および断面図を参照しながら説明する。た だし、本実施例では、前記MRAM40は先に図12で 説明したメモリセルアレイ80の一部を構成する。

【0048】図17(A), (B)を参照するに、Si 基板101の表面には、活性領域102Aを画成するフ ィールド酸化膜102が形成され、前記Si基板101 中には前記活性領域102Aに対応して拡散領域101 Aおよび101Bが形成されている。さらに、前記Si 基板101上には、前記拡散領域101Aに対応してソ ース電極 Sが、また前記拡散領域 101 B に対応してド レイン電極Dが、それぞれ対応する拡散領域にオーミッ ク接触するように形成される。また前記Si基板101 上には、前記拡散領域101Aと101Bとの間に、図 示を省略したゲート酸化膜を隔てて、ゲート電極Gが形 成されている。図17(A)の平面図に示すように、前 記ソース電極Sは図面中を上下方向に連続的に延在し、 図12のメモリセル80におけるワード線 aを構成す る。前記ソース電極S,ドレイン電極Dおよびゲート電 極Gは、例えばCu膜のスパッタリングにより形成すれ ばよい。

【0049】次に、図17(C), (D)の工程におい て、図17(A), (B)の構造上にSiO, 膜13 が、前記ソース電極S、ゲート電極Gおよびドレイン電 極Dを覆うように、例えばCVD法により約200nm の厚さに堆積され、さらに図17(E), (F)の工程 において、前記SiO、膜103上に、CMP工程によ る平坦化の後、レジスト膜104が典型的には約200 nmの厚さに形成される。前記レジスト膜104には、 フォトリソグラフィーにより、前記ドレイン電極Dの中 心部に対応したレジスト開口部104Aが形成され、か リセルAを構成する強磁性リングが所望の方向に磁化さ 50 かるレジスト開口部104Aにおいて前記SiO、膜1

20

03をドライエッチングすることにより、前記SiO₂ 膜103中には前記ドレイン電極Dを露出する開口部が 形成される。一例として、前記開口部104Aは約20 0nmの厚さに形成すればよい。

【0050】次に、図17(G),(H)の工程において、前記レジスト膜104上にCuあるいはW、さらには高濃度ドープしたポリシリコン等の導電膜105をスパッタリングにより約40nmの厚さに堆積し、さらに図17(1),(J)の工程において前記導電膜105を前記レジスト膜104と共にリフトオフする。その結果、前記ドレイン電極D上には、前記レジスト開口部104に対応して前記導電膜105と同一組成の導電性プラグ105Aが形成される。

【0051】次に、図17(K), (L)の工程において図17(I), (J)の構造上にSiO, 膜106をモノシランと酸素を使ったCVD法により、典型的には100nmの厚さに形成し、さらに図18(M),

(N)の工程において前記SiO、膜106をエッチバックし、前記導電性プラグ105Aの回りに側壁酸化膜106Aを形成する。

【0052】さらに図18(O),(P)の工程において前記導電性プラグ105Aおよび側壁酸化膜106Aを覆うようにレジストパターン107を形成し、さらにその上にSiO,層間絶縁膜108をCVD法により堆積する。さらに図18(Q),(R)の工程において前記レジストパターン107と共にその上のSiO,膜108をリフトオフし、前記SiO,層間絶縁膜108中に、前記導電性プラグ105Aを露出する開口部108Aを形成する。

【0053】次に、図18(S), (T)の工程におい て図18(Q), (R)の構造上にFeNi合金層およ びCo層の堆積をスパッタリングにより行ない、前記強 磁性リング42に対応する下側強磁性層109Aを典型 的には約10nmの厚さに形成し、さらにその上に厚さ が約2nmあるいはそれ以下の非常に薄いA1層109 Bをスパッタリングにより形成する。さらに前記A1層 109Bの表面を純酸素雰囲気中において酸化し、組成 が一般にA10、で表される絶縁膜を、前記A1層10 9 Bの表面に前記トンネル絶縁膜43として形成する。 さらに、前記トンネル絶縁膜上に、Co層およ1びFe Ni合金層をスパッタリングにより順次堆積し、前記強 磁性リング44に対応する上側強磁性層109Cを、典 型的には約10nmの厚さに形成する。その結果、前記 層間絶縁膜108の開口部108A中に、図4に示すM RAM40と同様な、リング状の強磁性トンネル接合構 造MTJが形成される。さらに、前記層間絶縁膜108 上に残留している前記強磁性膜109A, 109Cおよ び間に介在する非磁性膜109BをCMP法により研磨 ・除去することにより、図18(U), (V)に示す構 造が得られる。

【0054】さらに図19(\mathbb{W}), (X)の工程において、図18(\mathbb{U}), (\mathbb{V})の構造上にSiO, 膜110が、前記開口部108Aを埋めるように堆積され、さらに前記SiO, 膜110中には前記強磁性トンネル接合構造MTJを構成する上側強磁性層109Cを露出する開口部110Aが、前記リング状の強磁性トンネル接合構造MTJの回転対称軸を外して形成される。さらに図19(\mathbb{Y}), (\mathbb{Z})の工程において図19(\mathbb{W}),

(X)の構造上にMnFe,PtMn等よりなる反強磁性膜111とCu等の低抵抗導電膜112とが順次スパッタリングにより、典型的にはそれぞれ10nmおよび50nmの厚さに堆積され、その結果前記強磁性リング44上の反強磁性膜パターン46に対応した反強磁性膜パターン111Aが、前記開口部110A中に形成される。さらに、前記開口部110A中には、前記反強磁性膜パターン111A上にCu等の低抵抗導電性プラグ112Aが形成される。

【0055】 さらに図19 (AA) および (AB) のエ 程において、図19(Y), (Z)の構造に対してCM 20 P法を適用し、前記層間絶縁膜108が露出した構造を 形成する。かかる構造においては、前記層間絶縁膜10 8の平坦化主面上に前記導電性プラグ112Aが露出し ており、図19(AC)の工程において図19(A A), (AB)の構造上に前記層間絶縁膜108を覆う ように別の層間絶縁膜113を堆積し、さらに前記層間 絶縁膜113中に前記層間絶縁膜108を貫通して前記 ゲート電極Gを露出するコンタクトホール113Aおよ び前記導電性プラグ112Aを露出するコンタクトホー ル113Bを形成する。そこで、図19(AC)に示す ように前記層間絶縁膜113上に前記コンタクトホール 113Aおよび113Bを覆うように、図19(AC) 中横方向に延在するビット線パターンBL(2)をパタ ーニングすることにより、図12のビット線2に対応し た、前記選択トランジスタのゲート電極および前記読み 出し用ビット線BL2(図4(A)参照)の一部を構成 する共通ビット線BL(2)が形成される。さらに、前 記層間絶縁膜113中には前記MTJ構造中央部の導電 性プラグ105Aを露出する開口部113Cが形成さ れ、前記開口部113C上には、前記共通ビット線BL (2) に平行に、書込み用ビット線BL1(図4(A) 参照)の一部を構成する共通ビット線 BL(1)が形成

【0056】図19(AC),(AD)の構造は、さらに外部磁場中で熱処理することにより、前記反強磁性膜バターン111Aが所望の方向に磁化され、図4(A)の構造における上側強磁性リング44の磁化のピニングが生じる。同様な工程により、他の実施例によるMRAM、例えばMRAM40B~40Cも形成することができる。さらに、スピンバルブ型のMRAM50では、図5018(S),(T)の構造においてAlよりなる非磁性

層109Bを堆積する際に、表面の酸化を行なわず、直て、前接に上側強磁性層109Cを形成すればよい。また、図が形成9(A)のMRAM60では、図18(S), (T)の

[第11実施例] 図20(A)~図22(Q)は、本発明の第11実施例によるMRAM40の製造工程を示す。本実施例は先の実施例と同様に、前記MRAM40により図12のメモリセルアレイ80を構成するのに適している。

構造において単一の強磁性層を堆積すればよい。

【0057】図20(A)を参照するに、Si基板20 1上には絶縁膜202中に埋め込まれたポリシリコンゲ ート電極Gと、前記ポリシリコンゲート電極Gの両側に 形成されたポリシリコンソース電極Sおよびドレイン電 極Dを有し、前記Si基板201中には前記ソース電極 Sに対応して拡散領域201Aおよび201Bが形成さ れている。図20(A)の構造では、前記ポリシリコン ゲート電極Gおよびソース電極S、ドレイン電極Dは前 記絶縁膜202の表面に露出しており、前記絶縁膜20 2上にはFeNi層の上にCo層を積層した積層構造を 有する強磁性膜203と、好ましくはAIよりなる非磁 20 性膜204と、前記非磁性膜204上に形成された、C o層とFeNi層を積層した積層構造を有する強磁性膜 205とよりなる積層構造206が形成されている。そ の際、前記A1層204の表面には、厚さが約2 n m あ るいはそれ以下で組成がA1Oxで表されるトンネル絶 縁膜が形成されている。

【0058】次に、図20(B),(C)の工程において、図20(A)の積層構造206はパターニングされ、前記ドレイン電極上に、図20(C)の平面図よりわかるようにディスク形状の強磁性トンネル接合構造MTJが形成される。さらに、図20(D),(E)の構造において、図20(B),(C)の強磁性トンネル接合構造MTJの周囲には、SiOzよりなる側壁絶縁膜207が形成され、図20(F),(G)の構造において、図20(D),(E)の構造上にはPtMnあるいはFeMn等よりなる反強磁性層208が、前記強磁性トンネル接合構造MTJの上側強磁性層205と電気的にコンタクトするように形成される。

【0059】さらに、図21(H),(I)の工程において前記反強磁性層208がバターニングされ、前記ゲート電極Gと前記強磁性層205とが、電気的に接続される。ただし、前記反強磁性層208は、前記側壁絶縁膜207により、電気的に絶縁されている。さらに、図21(J),(K)の工程において図21(H),(I)の構造上にSiO。等よりなる層間絶縁膜209が堆積され、CMP法による平坦化工程の後、前記強磁性トンネル接合の中央部を貫通し、前記ドレイン電極Dを露出する開口部209Aが形成される。

【0060】さらに図22(N),(O)の工程におい 50 スメモリ。

22

て、前記開口部209Aの側壁面上に側壁絶縁膜210が形成され、さらに前記前記開口部209A中、前記側壁絶縁膜210の内側にWあるいはCu等よりなる導電性プラグ211が形成される。要約すると、本発明は以下ものを提供する。

【0061】(1) 第1の強磁性膜と、前記第1の強磁性膜に隣接して形成され、固定された磁化を有する第2の強磁性膜と、前記第1および第2の強磁性膜の間に挟持されたトンネル絶縁膜とよりなる強磁性トンネル接合構造と、前記第1の強磁性膜と前記トンネル絶縁膜と前記第2の強磁性膜とを、中心軸に沿って貫通する導電性プラグと、前記導電性プラグの第1の端部に接続された第1の選択線と、前記導電性プラグの第2の、反対側の端部に接続された第2の選択線とを備え、前記第1の磁性膜は、前記導電性プラグを囲むリング状形状を有し、前記導電性プラグから絶縁されおり、前記第1および第2の強磁性膜のいずれか一方は、その一部に反強磁性膜バターンを担持することを特徴とする強磁性トンネル接合ランダムアクセスメモリ。

【0062】(2) 前記反強磁性膜パターンは、前記中心軸の回りを180°以下の角度で延在することを特徴とする(1)記載の強磁性トンネル接合ランダムアクセスメモリ。

(3) 第1の強磁性膜と、前記第1の強磁性膜に隣接して形成され、固定された磁化を有する第2の強磁性膜と、前記第1および第2の強磁性膜の間に挟持されたトンネル絶縁膜とよりなる強磁性トンネル接合構造と、前記第1の強磁性膜と前記トンネル絶縁膜と前記第2の強磁性膜とを、中心軸に沿って貫通する導電性プラグと、前記導電性プラグの第1の端部に接続された第1の選択線と、前記導電性プラグの第2の、反対側の端部に接続された第2の選択線とを備え、前記第1の磁性膜は、前記導電性プラグを囲むリング状形状を有し、前記導電性プラグから絶縁されおり、前記第1および2の強磁性膜のうちの一方の強磁性膜は、前記他方の強磁性膜よりも大きい保磁力を有することを特徴とする強磁性トンネル接合ランダムアクセスメモリ。

【0063】(4) 前記第1 および第2の磁性膜は、前記導電性プラグを囲むリング状形状を有することを特徴とする(1)~(3)のうち、いずれか一項記載の強磁性トンネル接合ランダムアクセスメモリ。

(5) 前記導電性プラグは、側壁面を絶縁膜で覆われていることを特徴とする(1)~(4)のうち、いずれか一項記載の強磁性トンネル接合ランダムアクセスメモリ。

【0064】(6) さらに前記第1の強磁性膜上には、前記導電性プラグを避けて、第3の選択線が電気的に接続されることを特徴とする(1)~(5)のうち、いずれか一項記載の強磁性トンネル接合ランダムアクセスメモリ

(7) さらに、前記第2の強磁性膜上には、前記導電性プラグを避けて、第4の選択線が電気的に接続されることを特徴とする(6)記載の強磁性トンネル接合ランダムアクセスメモリ。

【0065】(8) 前記第2の選択線は、前記導電性プラグの前記第2の端部と前記第2の強磁性膜とを電気的に接続する導体パターンよりなることを特徴とする

(6) 記載の強磁性トンネル接合ランダムアクセスメモリ。

(9) 前記反強磁性膜バターンは、前記第1の強磁性 10 膜上に担持され、前記第3の選択線は、前記第1の強磁性膜に、前記反強磁性膜バターンを介して接続されることを特徴とする(8)記載の強磁性トンネル接合ランダムアクセスメモリ。

【0066】(10) 前記導体バターンは、半導体基板中に形成された拡散領域上に形成されたいることを特徴とする(8)または(9)記載の強磁性トンネル接合ランダムアクセスメモリ。

(11) 前記拡散領域は、前記半導体基板上に形成されたトランジスタの一部を構成することを特徴とする (10)記載の強磁性トンネル接合ランダムアクセスメモリ。

【0067】(12) 第1の強磁性膜と、前記第1の 強磁性膜に隣接して形成された、固定された磁化を有す る第2の強磁性膜と、前記第1および第2の強磁性膜の 間に挟持された非磁性導電膜とよりなるスピンバルブ接 合構造と、前記スピンバルブ接合構造中を、前記第1の 強磁性膜と前記トンネル絶縁膜と前記第2の強磁性膜と を貫通して、中心軸に沿って延在する導電性プラグと、 前記導電性プラグの第1の端部に接続された第1の選択 30 線と、前記導電性プラグの第2の、反対側の端部に接続 された第2の選択線と、前記スピンバルブ接合構造の側 壁面上の第1の位置に接続された第3の選択線と、前記 スピンバルブ接合構造の前記側壁面上、前記第1の位置 に対向する第2の位置に接続された第4の選択線とを備 え、前記第1の磁性膜は、前記導電性プラグを囲むリン グ状形状を有し、前記導電性プラグから絶縁されおり、 前記第1および第2の強磁性膜のいずれか一方は、その 一部に反強磁性膜パターンを担持することを特徴とする スピンバルブランダムアクセスメモリ。

【0068】(13) 前記反強磁性膜パターンは、前記中心軸の回りを180°以下の角度で延在することを特徴とする(12)記載のスピンバルブランダムアクセスメモリ。

(14) 第1の強磁性膜と、前記第1の強磁性膜に隣接して形成された、固定された磁化を有する第2の強磁性膜と、前記第1および第2の強磁性膜の間に挟持された非磁性導電膜とよりなるスピンバルブ接合構造と、前記スピンバルブ接合構造中を、前記第1の強磁性膜と前記トンネル絶縁膜と前記第2の強磁性膜とを貫通して、

24

中心軸に沿って延在する導電性ブラグと、前記導電性ブラグの第1の端部に接続された第1の選択線と、前記導電性ブラグの第2の、反対側の端部に接続された第2の選択線と、前記スピンパルブ接合構造の側壁面上の第1の位置に接続された第3の選択線と、前記スピンパルブ接合構造の前記側壁面上、前記第1の位置に対向する第2の位置に接続された第4の選択線とを備え、前記第1の磁性膜は、前記導電性ブラグを囲むリング状形状を有し、前記導電性ブラグから絶縁されおり、前記第1および第2の強磁性膜のうちの一方の強磁性膜は、前記他方の強磁性膜よりも大きい保磁力を有することを特徴とするスピンパルブランダムアクセスメモリ。

【0069】(15) 前記第1および第2の磁性膜は、前記導電性プラグを囲むリング状形状を有することを特徴とする(12)~(14)のうち、いずれか一項記載のスピンバルブランダムアクセスメモリ。

(16) 前記導電性プラグは、側壁面を絶縁膜で覆われていることを特徴とする(12)~(15)のうち、いずれか一項記載のスピンバルブランダムアクセスメモ20 リ。

【0070】(17) 強磁性膜と、前記強磁性膜の中央部を貫通する導電性プラグと、前記導電性プラグの第1の端部に接続された第1の選択線と、前記導電性プラグの第2の、反対側の端部に接続された第2の選択線とよりなり、前記強磁性膜は、前記導電性プラグを囲むリング状形状を有し、前記導電性プラグから絶縁されていることを特徴とする単一強磁性膜ランダムアクセスメモリ。

【0071】(18) 各々が請求項8に記載した構成 を有する強磁性トンネル接合ランダムアクセスメモリよ りなるメモリセルを行列状に複数配列したメモリセルア レイにおいて、前記メモリセルアレイ中において第1の 方向に整列した一群のメモリセルは、前記第1の選択線 を、前記磁気メモリセルアレイ中を前記第1の方向に延 在する第1の共通選択線に接続され、前記第3の選択線 を、前記メモリセルアレイ中を前記第1の方向に、前記 第1の共通選択線に平行に延在する第2の共通選択線に 接続され、前記メモリセルアレイ中において第2の、異 なった方向に整列した一群のメモリセルは、前記第2の 40 選択線を、前記メモリセルアレイ中を前記第2の方向に 延在する第3の共通選択線に接続され、各々のメモリセ ルは、前記第3の共通選択線と前記第2の選択線との間 に挿入されたスイッチを含むことを特徴とするメモリセ ルアレイ。

【0072】(19) 前記スイッチは、前記メモリセルアレイ中を前記第2の方向に、前記第3の共通選択線に平行に延在する第4の共通選択線に接続され、前記第4の共通選択線上の信号により導通するトランジスタよりなることを特徴とする(18)記載のメモリセルアレイ。

(20) 前記スイッチは前記第2の共通選択線に接続され、前記第2の共通選択線上の信号により導通するトランジスタよりなることを特徴とする(18)記載のメモリセルアレイ。

25

【0073】(21) 各々が請求項7に記載した構成 を有する強磁性トンネル接合ランダムアクセスメモリよ りなるメモリセルを行列状に複数配列したメモリセルア レイにおいて、前記メモリセルアレイ中において第1の 方向に整列した一群のメモリセルは、前記第1および第 3の選択線を、前記磁気メモリセルアレイ中を前記第1 の方向に延在する第1の共通選択線に接続され、前記メ モリセルアレイ中において第2の、異なった方向に整列 した一群のメモリセルは、前記第2および第4の選択線 を、前記メモリセルアレイ中を前記第2の方向に延在す る第2の共通選択線に接続され、各々のメモリセルは、 前記第2の共通選択線と前記第2の選択線との間に挿入 された第1のダイオードと、前記第2の共通選択線と前 記第4の選択線との間に挿入された第2のダイオードと を含み、前記第1のダイオードと前記第2のダイオード とは、異なった特性を有することを特徴とするメモリセ 20 ルアレイ。

【0074】(22) 前記第1のダイオードは、負性 抵抗ダイオードであることを特徴とする(21)記載の メモリセルアレイ。

(23) 各々が請求項12に記載した構成を有するス ピンバルブランダムアクセスメモリよりなるメモリセル を行列状に複数配列したメモリセルアレイにおいて、前 記メモリセルアレイ中において第1の方向に整列した一 群のメモリセルは、前記第1および第3の選択線を、前 記磁気メモリセルアレイ中を前記第1の方向に延在する 第1の共通選択線に接続され、前記メモリセルアレイ中 において第2の、異なった方向に整列した一群のメモリ セルは、前記第2および第4の選択線を、前記メモリセ ルアレイ中を前記第2の方向に延在する第2の共通選択 線に接続され、各々のメモリセルは、前記第2の共通選 択線と前記第2の選択線との間に挿入された第1のダイ オードと、前記第2の共通選択線と前記第4の選択線と の間に挿入された第2のダイオードとを含み、前記第1 のダイオードと前記第2のダイオードとは、異なった特 性を有することを特徴とするメモリセルアレイ。(2) 4) 前記第1のダイオードは、負性抵抗ダイオードで あることを特徴とする(23)記載のメモリセルアレ イ。

【0075】(25) 各々(17)に記載した磁気ランダムアクセスメモリを行列状に複数配列したメモリセルアレイにおいて、前記メモリセルアレイ中において第1の方向に整列した一群のメモリセルは、前記第1の選択線を、前記磁気メモリセルアレイ中を前記第1の方向に延在する第1の共通選択線に接続され、前記メモリセルアレイ中において第2の、異なった方向に整列した一50

群のメモリセルは、前記第2の選択線を、前記メモリセルアレイ中を前記第2の方向に延在する第2の共通選択線に接続され、各々のメモリセルは、前記第2の共通選択線と前記第2の選択線との間にダイオードを挿入されたことを特徴とするメモリセルアレイ。

26

【0076】(26) 前記のダイオードは、負性抵抗ダイオードであることを特徴とする(25)記載のメモリセルアレイ。以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々は変形・変更が可能である。

[0077]

【発明の効果】本発明によれば、磁気ランダムアクセス メモリを強磁性トンネル接合あるいはスピンバルブ接合 を使って形成する際に、前記強磁性トンネル接合あるい はスピンバルブ接合を構成する強磁性層をリング状に形 成することで、前記磁気ランダムアクセスメモリを非常 に微細化した場合にも還流磁場により強磁性層の磁化方 向が変化する問題が回避され、安定な書込みあるいは読 み出し動作が実現できる。その際、前記強磁性層をリン グ形状に沿って磁化し、かかる磁化をピニングするため に、本発明ではピンド層上の、回転対称軸から外れた部 分に反強磁性膜パターンを形成する。このような構成で は、前記反強磁性膜パターンを一方向に磁化すること で、前記リング状ピンド層の磁化方向を右手回り方向あ るいは左手回り方向にピニングすることが可能になる。 【0078】さらに、本発明によれば、書込み電流路の 一部と読み出し電流路とを単一の強磁性トンネル接合構 造あるいはスピンバルブ接合に対して別々に形成するこ とも可能であるが、一部を共用するようにすることで、 メモリセルアレイを構成した場合のビット線あるいはワ ード線の数を減らすことが可能になる。さらに、本発明 は、単一の強磁性リングを使った、非常に簡単な構成の 磁気ランダムアクセスメモリを提供する。かかる単一の 強磁性リングを使ったランダムアクセスメモリは、単一 のビット線と単一のワード線により駆動することがで き、メモリセルアレイの構成が非常に簡素化される。ま た、これに伴い、メモリセルアレイの集積密度を向上さ せることができる。

【0079】さらに、本発明によれば、かかる磁気ランダムアクセスメモリをメモリセルとして配列することにより形成されたメモリセルアレイにおいて、一のメモリセルの選択、すなわち書込み電流の供給あるいは読み出し電流の供給が、ワード線あるいはビット線を介して接続された他のメモリセルに対してもなされてしまう問題が、各々のメモリセルに対応して選択トランジスタあるいはその他の非線型素子を設けることにより、回避される。

【図面の簡単な説明】

0 【図1】従来の磁気ランダムアクセスメモリの構成を示

す図である。

【図2】(A), (B)は、図1の磁気ランダムアクセ スメモリの問題点を説明する図である。

【図3】従来の別の磁気ランダムアクセスメモリの構成 を示す図である。

【図4】(A), (B)は、本発明の第1実施例による 磁気ランダムアクセスメモリの構成を示す図である。

【図5】図4(A), (B)の磁気ランダムアクセスメ モリの一変形例を示す図である。

【図6】本発明の第2実施例による磁気ランダムアクセ 10 スメモリの構成を示す図である。

【図7】本発明の第3実施例による磁気ランダムアクセ スメモリの構成を示す図である。

【図8】本発明の第4実施例による磁気ランダムアクセ スメモリの構成を示す図である。

【図9】(A), (B)本発明の第5実施例による磁気 ランダムアクセスメモリの構成および動作を示す図であ

【図10】(A),(B)は、本発明で使われる記号を 説明する図である。

【図11】本発明の第6実施例によるメモリセルアレイ の構成を示す図である。

【図12】本発明の第7実施例によるメモリセルアレイ の構成を示す図である。

【図13】本発明の第8実施例によるメモリセルアレイ の構成を示す図である。

【図14】図13の実施例で使われる非線型素子の特性 を示す図である。

【図15】図13の実施例で使われる別の非線型素子の 特性を示す図である。

【図16】本発明の第9実施例によるメモリセルアレイ の構成を示す図である。

【図17】(A)~(L)は、本発明の第10実施例に よる磁気ランダムアクセスメモリの製造工程を説明する 図(その1)である。

【図18】(M)~(V)は、本発明の第10実施例に よる磁気ランダムアクセスメモリの製造工程を説明する 図(その2)である。

【図19】 (W) ~ (AD) は、本発明の第10実施例 による磁気ランダムアクセスメモリの製造工程を説明す 40 DA, ~DI, DA, ~DI, 非線型選択素子 る図(その3)である。

【図20】(A)~(E)は、本発明の第11実施例に よる磁気ランダムアクセスメモリの製造工程を説明する 図(その1)である。

【図21】(F)~(M)は、本発明の第11実施例に よる磁気ランダムアクセスメモリの製造工程を説明する 図(その2)である。

【図22】(N)~(Q)は、本発明の第11実施例に よる磁気ランダムアクセスメモリの製造工程を説明する 図(その3)である。

【符号の説明】

10, 20, 40, 40A, 40B, 40C, 50, 6 0 磁気ランダムアクセスメモリ

11 ワード線

12, 14, 22, 24, 42, 44, 44A, 52, 54, 61, 109A, 109C, 203, 205 強

13, 23, 43 トンネル絶縁膜

15 ビット線

45, 47, 55, 57A, 57B 導電性プラグ

20 46 反強磁性膜パターン

53 非磁性導電膜

70,80,90,100 メモリセルアレイ

101, 201 Si基板

101A, 101B, 201A, 201B 拡散領域

102 フィールド絶縁膜

103, 106 SiO, 膜

104 レジスト

104A レジスト開口部

105, 112 導電膜

30 105A, 112A, 211 導電性プラグ

106A、207, 210 側壁絶縁膜

108, 113, 202, 209 層間絶縁膜

108A, 113A~113C 開口部

109B, 204 非磁性膜

110A開□部

111, 208 反強磁性膜

111A, 208A 反強磁性膜バターン

A~I 強磁性ランダムアクセスメモリセル


TA~TI 選択トランジスタ

MTJ 強磁性トンネル接合構造

【図1】


従来の磁気ランダムアクセスメモリの構成を示す図

10



【図2】

(A). (B)は、図1の磁気ランダムアクセスメモリの問題点を説明する図







【図3】


従来の別の磁気ランダムアクセスメモリの構成を示す図

20


【図4】

(A), (B)は、本発明の第1実施例による磁気ランダムアクセスメモリの 構成を示す図

40









【図14】

図13の実施例で使われる非線型素子の特性を示す図




40



【図5】


図4 (A), (B)の世気ランダムアクセスメモリの一変形例を示す図

40A




[図7]

, 本発明の第3実施例による磁気ランダムアクセスメモリの機成を示す図



【図15】


図13の実施例で使われる別の非線型素子の特性を示す図



【図6】

本発明の第2 実施例による磁気ランダムアクセスメモリの構成を示す図


40B



【図8】


本発明の第4実施例による磁気ランダムアクセスメモリの構成を示す図


50



【図9】


(A). (B) 本発明の第5実施例による磁気ランダムアクセスメモリの構成





【図10】


(A),(B)は、本発明で使われる配号を説明する図[・]





【図11】

本発明の第6実施例によるメモリセルアレイの構成を示す図







【図12】

本発明の第7実施例によるメモリセルアレイの構成を示す図

80 WL

【図13】

本発明の第8実施例によるメモリセルアレイの構成を示す図

BL 1

A BD D DC DC

PAZ PAI L PBI DE PCI


BL 2

ABI DE PEI DE PEI

【図17】


P 112

(A) \sim (L) は、本発明の第 1 0 実施例による磁気 9 ングムアクセスメモリの製造工程を説明する図(その 1)




【図16】

本発明の第9実施例によるメモリセルアレイの構成を示す図




【図18】

(M) ~ (V) は、本発明の第10実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その2)




【図19】

(W)~(AD)は、本発明の第~0 実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その3)




【図21】


(F)~(M)は、本発明の第 1 実施例による笹気ランダムアクセスメモリの製造工程を説明する図 (その2)



【図20】


(A)~(E)は、本発明の第11実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その1)





【図22】

(N)~(Q)は、本発明の第11実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その3)



【手続補正書】

【提出日】平成11年9月24日(1999.9.2

4)

*【補正対象項目名】全図 【補正方法】変更 【補正内容】

【手続補正1】

【補正対象書類名】図面

*


【図5】

従来の磁気ランダムアクセスメモリの構成を示す図 (A),(B)は、図1の磁気ランダムアクセス 図4(A),(B)の磁気ランダムアクセスメモリメモリの問題点を説明する図 の一変形例を示す図


【図2】

Ю


【図1】



(A)



40A



(B)



【図7】

本発明の第3 実施例による磁気ランダム アクセスメモリの構成を示す図

[図3]

【図6】


40C


従来の別の磁気ランダムアクセスメモリの構成を示す図 本発明の第2実施例による磁気ランダム


本発明の第2実施例による磁気ランダ。 アクセスメモリの構成を示す図

20

40B









【図4】

(A),(B)は、本発明の第1実施例による磁気 ランダムアクセスメモリの構成を示す図


40





【図10】

(A),(B)は、本発明で使われる記号を説明する図






【図8】

本発明の第4実施例による磁気ランダム アクセスメモリの構成を示す図

50




【図9】

(A),(B) 本発明の象5 実施例による磁気ランダムアクセス メモリの構成および動作を示す図

<u>60</u>

62 62


(A)



【図11】


本発明の第6 実施例によるメモリセルアレイの構成を示す図

70



【図13】


本発明の第8実施例によるメモリセルアレイの構成を示す図



【図12】


本発明の第7実施例によるメモリセルアレイの構成を示す図

80




【図14】

図13の実施例で使われる非線型業子の特性を示す図




【図15】

図13の実施例で使われる別の非線型業子の特性を示す図



【図17】


(A)~(L)は、本発明の第10実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その1)



【図16】


本発明の第9 実施例によるメモリセルアレイの構成を示す図






【図18】

(M) ~ (V) は、本発明の第10実施例による磁気ランダ ムアクセスメモリの製造工程を説明する図(その2)




【図19】

(W) ~ (AD) は、本発明の第10 実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その3)




【図21】


(F)~(M)は、本発明の第11実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その2)



【図20】


(A)~(E)は、本発明の第11実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その1)





【図22】

(N)~(Q)は、本発明の第11実施例による磁気ランダムアクセスメモリの製造工程を説明する図(その3)



フロントページの続き

(72)発明者 堀口 直人

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 F ターム(参考) 5E049 AA04 AA07 AA09 AA10 AC00 AC05 BA06 5F083 FZ10 GA01 GA09 JA37 JA39

KA01 KA05 MA06 MA19